RS-trigger. Prinsipyo sa operasyon, gamit nga diagram, pag-usab sa lamesa

Trigger - ang pinakasimple nga himan, nga usa ka digital nga makina. Kini adunay duha ka estado nga kalig-on. Ang usa niini nga mga estado gi-assign ang bili nga "1", ug ang lain - "0". Ang hinungdan nga estado, ingon man ang bili sa binary nga impormasyon nga gitipigan niini, gitino pinaagi sa mga signal sa output: direkta ug baligya. Sa kaso kung ang usa ka potensyal gibutang sa forward output, nga katumbas sa usa ka lohikal nga yunit, ang trigger state gitawag nga usa ka estado (ang potensyal sa inverse output mao ang zero). Kung walay potensyal sa direktang output, nan ang estado sa gitikan gitawag zero.

I-klasify ang mga hinungdan sa mosunod nga mga paagi:

1. Pinaagi sa pamaagi sa natala nga impormasyon (asynchronous and synchronous).

2. Pinaagi sa pamaagi sa pagdumala sa kasayuran (statistical, dynamic, single-stage, multi-stage).

3. Sa paagi sa katumanan sa lohikal nga koneksyon (JK-trigger, RS-trigger, T-trigger, D-trigger ug uban pang matang).

Ang nag-unang mga sumbanan sa tanan nga matang sa flip-flops mao ang pinakadako nga bili sa gidugayon sa input signal, ang oras nga paglangan nga gikinahanglan alang sa pagbalhin sa trigger, ug usab pagtugot sa response time.

Niining artikuloha, atong hisgotan kining matang sa aparato, sama sa RS-trigger. Sila adunay duha ka matang: kasabay ug asynchronous.

Ang Asynchronous RS-flip-flop constructively adunay duha ka tul-id (R ug S) inputs. Kini nga kagamitan nag-obra sumala sa lamesa sa pagkakabig.

Ang gidili alang sa ingon nga hinungdan mao ang usa ka kombinasyon sa mga signal sa inputs sa aparato, hinungdan sa usa ka kahimtang sa walay kasigurohan. Kini nga kombinasyon mahimong ipahayag sa gikinahanglan nga RtSt = 0. Sa diha nga pagpakunhod sa mapa sa Carnot, gikuha ang balaod sa function sa trigger, nga gitawag nga kinaiya nga equation: Q (t + 1) = St V RtQt. Niini nga kaso, ang RtSt mahimong zero.

Ang gigamit nga diagram nagpakita sa usa ka asynchronous type nga RS trigger sa AND-NOT elemento ug ang ikaduha nga bersyon sa OR-NOR nga mga elemento.

Ang ikaduha nga klase usa ka kasabay nga RS-trigger. Ang maong himan nga constructively adunay tulo ka direkta nga inputs nga S, R, ug C. Ang kalainan tali sa usa ka paspas nga trigger ug usa ka asynchronous type mao ang presensya sa usa ka input sa pag-synchronize (C). Kini gikinahanglan alang sa mosunod nga mga rason: human sa tanan, ang mga input sa device (elemento sa lohika) dili kanunay nga makadawat og mga signal nga dungan. Kini tungod sa kamatuoran nga sila milatas sa nagkalainlaing matang ug ang gidaghanon sa mga nodes nga adunay nagkalainlaing mga kalangay. Kini nga panghitabo gitawag nga "kompetisyon". Isip resulta sa maong "mga pagsalmot" ang nadawat nga mga hiyas sa signal ipahamtang sa naunang mga bili sa uban nga mga signal. Ang tanan nga kini modala ngadto sa usa ka bakak nga operasyon sa mga lalang.

Kining talagsaon nga panghitabo mahimong mawagtang pinaagi sa mga signal sa pagpakaon sa panahon sa pag-input sa input sa device. Nga mao: sa input sa elemento sa logic, dugang sa direkta nga signal sa impormasyon, ang yawe sa pagpa-synchronize nga mga pulso gipakaon, pinaagi niini nga panahon ang mga signal sa pag-input sa impormasyon mahimong matino sa mga input.

Ang nag-unang kondisyon alang sa husto nga operasyon sa mga lakang sa logic sa RS-trigger ug ang logic circuits nga gikontrolar niini mao ang inadmissibility sa dungan nga operasyon sa signal Rt o St nga naglihok sa device ug sa pagkuha sa impormasyon gikan sa output Q (t + 1) sa trigger. Niining bahina, ang mga potensyal nga serye sa mga elemento naglangkob lamang sa mga kasarang.

Ang synchronous-type nga RS-trigger nga girepresentar sa kinaiya nga equation: Q (t + 1) = StCt V RtQt V QtC't.

Ang hulagway nagpakita sa usa ka synchronous-type nga RS trigger sa mga elemento sa NAND. Ang input AND gate dili ipadala ang switching logic unit gikan sa information input S o R ngadto sa gikinahanglan nga mga input sa usa ka asynchronous flip-flop type RS nga adunay mga inverse inputs kung ang usa ka signal nga adunay usa ka lohikal anaa sa synchronous input (C).